TI Xc3s50A-4vqg100c Xc3s50A Battery Power Control Sirkuit Terintegrasi (Battery Power Control Management) Pelindung Pelindung IC Tegangan Con

• shape: Flat
• Conductive Type: Bipolar Integrated Circuit
• Integration: MSI
• Technics: Semiconductor IC
• Package/Pins: Vq100 / Vqg100
• peringkat: katalog
• rohs: ya
• jangkauan: ya
• rentang suhu pengoperasian (c): -40 hingga 125
• Paket Transportasi: 2, 500 Large T&R
• Spesifikasi: 14.7 mm² 3 x 4.9
• Merek Dagang: Xilinx
• Kode HS: 8542399000
• Kapasitas Produksi: 60000

Deskripsi Produk

Fitur
• Solusi logika berbiaya sangat rendah dan performa tinggi untuk  
aplikasi volume tinggi dengan penghematan biaya
• pasokan VCCAUX Jangkauan Ganda menyederhanakan desain 3,3V-saja
• Mode Tangguhkan, mode Hibernasi mengurangi daya sistem
• pin antarmuka-voltage, multi-standar™
• hingga 502 pin I/O atau 227 sinyal diferensial pasang
• LVCMOS, LVTTL, HSTL, dan SSTL bersatu-satunya I/O
• 3.3V, 2.5V, 1,8 V, 1,5V, dan pensinyalan 1,2V
• Penggerak output yang dapat dipilih, hingga 24 mA per pin
• standard QUIETIO mengurangi gangguan perpindahan I/O.
• lengkap 3.3V ± 10% kompatibilitas dan hot swap compliance
Tingkat transfer data • 640+ MB/s per diferensial I/O
• LVDS, RSDS, MINI-LVDS, HSTL/SSTL DIFERENSIAL I/O  
dengan resistor terminasi diferensial terintegrasi
• Dukungan Enhanced Double Data Rate (DDR)
• Dukungan DDR/DDR2 SDRAM hingga 400 MB/s.
• 33/66 sepenuhnya memenuhi standar teknologi PCI® 32-/64-bit  
dukungan
• Sumber daya logika yang berlimpah dan fleksibel
• Denkerapatan hingga 25,344 sel logika, termasuk pemindahan opsional  
Mendaftarkan atau mendistribusikan dukungan RAM
• Multiplexer lebar yang efisien, logika lebar
• logika pembawa yang cepat
• Enhanced 18 x 18 multiplier dengan jalur pipa opsional
• IEEE 1149.1/1532 port pemrograman JTAA/debug
Arsitektur memori • Hierarkis SelectRAM™
• hingga 576 Kbit dari RAM blok cepat dengan penulisan byte diaktifkan  
untuk aplikasi prosesor
• hingga 176 Kbit RAM terdistribusi yang efisien
• hingga delapan Manajer jam Digital (DCMs)
• Clock skew sehingga tidak bisa membuat (delay lock loop)
• sintesis frekuensi, perkalian, pembagian
• perubahan fase resolusi tinggi
• rentang frekuensi lebar (5 MHz hingga di atas 320 MHz)
• delapan jaringan jam global low-skew, delapan tambahan  
jam per setengah alat, ditambah dengan perutean rendah-skate
• Antarmuka konfigurasi untuk PROM standar industri
• pesta Flash serial SPI yang hemat biaya dan hemat ruang
• x8 atau x8/x16 BPI paralel MAUPUN Flash PROM
•® biaya rendah dengan
• Pengidentifikasi DNA perangkat unik untuk autentikasi desain
• Load aliran bit ganda di bawah kontrol FPGa
• Post-Configuration CRC check
• menyelesaikan pengembangan Xilinx ISE® dan WebPACK™  
Dukungan perangkat lunak sistem ditambah Starter Kit 3A Sart3A
• MicroBlaze™ dan prosesor-prosesor PicoBlaze
• Paket QFP dan kemasan BGA yang hemat biaya, opsi bebas-Pb
• jejak kaki umum mendukung migrasi dengan mudah dilakukan
• kompatibel dengan FPGPB-3AN nonvolatil tertentu
• kompatibel dengan FPGAs A DSP kepadatan tinggi
• XA versi otomotif tersedia